Labview Fpga Moving Average

Menghitung Moving Average. VI ini menghitung dan menampilkan moving average, dengan menggunakan angka yang telah dipilih sebelumnya. Pertama, VI menginisialisasi dua register geser Register shift teratas diinisialisasi dengan satu elemen, kemudian terus menambahkan nilai sebelumnya dengan nilai baru. Register geser ini terus berlanjut. Total pengukuran x terakhir Setelah membagi hasil fungsi menambahkan dengan nilai yang dipilih sebelumnya, VI menghitung nilai rata-rata bergerak Register geser bawah berisi sebuah array dengan dimensi Rata-rata Register geser ini menyimpan semua nilai pengukuran Fungsi penggantinya Menggantikan nilai baru setelah setiap loop. VI ini sangat efisien dan cepat karena menggunakan fungsi elemen pengganti di dalam loop sementara, dan menginisialisasi array sebelum memasuki loop. VI ini dibuat di LabVIEW 6 1.Bookmark Share. Exponentia l bergerak rata-rata respons langkah fpga. I memiliki masalah dengan filter saya, rata-rata tertimbang bergerak rata-rata filter IIR pesanan Dari buku Memahami pemrosesan sinyal digital Lyons Richard Saya memiliki rumus berikut yang menghitung frekuensi 3dB fc dari alpha Alpha adalah parameter untuk mengendalikan saringan. Persamaan diferensial filter ynxn alpha 1 - alpha y n-1.Relasi antara fc dan alpha alpha cos 2fc fs - 1 sqrt cos 2fc fs - 4 cos 2fc fs 3. Jika sekarang saya memilih frekuensi 3dB dengan konstanta waktu 0,0794Hz TC 2s alpha 0,00169621 fs 94Hz. Untuk pesanan IIR Filter 1, waktu naik dari respons dari 10 sampai 90 adalah ta 2,2 TC yang menghasilkan ta 4,4. Tetapi jika saya mensimulasikan respons langkah, waktu naik saya sekitar 3 kali dari nilai ini di 14s. I cant menjelaskan mengapa respons langkah filter saya berbeda sehingga Banyak untuk saya Moving Average filter yang dihitung dan simulasi naik waktu yang sama. Saya memiliki vi yang dilakukan pada FPGA terpasang Mungkin seseorang dapat menemukan kesalahan. Lihat juga filter alfa atau filter RC. Apakah frekuensi sampling Anda benar? Jika waktu putaran tidak sesuai, itu akan menjelaskannya. Tipe data Anda terlihat bagus untuk mendapatkan alpha dalam 1 Tapi saya akan menyarankan sedikit perubahan dalam penerapannya. , Ini sedikit rentan terhadap drifting round-off, karena 1-alpha berulang kali dikalikan dengan y n-1 Metode yang sedikit lebih dapat diandalkan adalah mengatakan yny n-1 alpha xn-y n-1 Perbedaannya tidak kentara, Tapi memberi saya hasil yang lebih baik berkali-kali Dan itu menghilangkan satu kalikan. Dengan caranya, menafsirkan ulang nomor melakukan hal yang sama dengan konversi Anda dari FXP ke bool lalu kembali. Ini sedikit membingungkan, walaupun. Saya sedikit bingung dengan loop berjangka waktu yang tidak pernah ada Loops Apakah itu inforce waktu seperti itu saya diasumsikan tidak akan, jadi tidak pernah menggunakannya saya menggunakan Loop Timer sebagai gantinya. CLD Pengguna sejak rev 8 6.Message 2 dari 13 1.087 Views. Re exponentia l bergerak rata-rata step response fpga. 10-01-2015 02 05 AM - edited 10-01-2015 02 17 AM. terima kasih atas jawaban Anda.1, Saya membuktikan frekuensi sampling saya dengan timer loop Masukan saya adalah 425 532 kutu yang sama dengan.94 Hz Ini tickrate Dikonfirmasi oleh kutu EWMA .-- Mungkin seseorang dapat menguji kode dan memberi tahu saya.2, Saya menemukan pendekatan Anda di bagian trik dan tipps buku Lyons yang akan saya coba, tapi bisakah Anda menjelaskan putarannya sedikit melayang sedikit Saya cukup baru di daerah ini. Apakah ada manfaat lebih lanjut dari menghilangkan satu pengganda kecuali ressources Apakah respon frekuensi, respon impuls dan respon langkah yang sama.3, Jika saya hanya bitshift, saya baik digunakan untuk metode ini Tidak yakin apakah Fungsi reinterprate menggunakan kurang ressources Tapi terimakasih telah mencatatnya.4, Rangkaian waktu yang diisikan setiap 425 532 kutu satu kali Jadi dengan frekuensi 94Hz, nilai dihitung dengan kode sebagai kode di dalam loop berjangka waktu hanya memerlukan satu iterasi atau Apakah saya salah memahami pertanyaan Anda. Saya tidak yakin apa informasi lebih lanjut yang Anda butuhkan Untuk membandingkan respon langkah dari rata-rata bergerak dengan rata-rata bergerak eksponensial EWMA Sebenarnya saya hanya ingin mengkonfirmasi teori Seperti yang saya sebutkan di atas untuk mendapatkan konstanta waktu 2s pada tingkat sampling 94Hz, alpha harus 0,00169 Kenaikan Waktu respon langkah 10 sampai 90 dari nilai akhir berbeda dari waktu kenaikan teori harus 4,4 dengan konstanta waktu 2s tapi saya mendapatkan hampir 14s jika saya menjalankan kode saya di FPGA. I menegaskan, bahwa dengan alpha 0,00169 , Kode saya mengambil 1297 contoh untuk mendapatkan dari 0,1 menjadi 0,9 nilai akhir adalah 1, nilai awal 0. Seperti yang dapat Anda lihat dalam kode saya, saya memeriksa waktu loop dengan indikator memberi centang pada ewma untuk mengkonfirmasi tingkat sampling SCTL. Dapatkah orang lain mengonfirmasi contoh yang dibutuhkan di alpha 0,00169 Karena saya pikir, saya memerlukan terlalu banyak sampel untuk mencapai nilai 0,9. Saya telah menerapkan versi EWMA yang disarankan dari jawaban pertama Masalah yang sama di sini. Message 5 Dari 13 1.037 Views. Re exponentia l bergerak rata-rata step response fpga. 10-01-2015 08 13 AM - diedit 10-01-2015 08 15 AM.1, Saya membuktikan frekuensi sampling saya dengan timer loop Masukan saya adalah 425 532 kutu yang sama dengan.94 Hz tickrate ini dikonfirmasi oleh kutu EWMA Mungkin seseorang bisa menguji kodenya dan memberi tahu saya.2, Saya menemukan pendekatan Anda di bagian trik dan tipps buku Lyons yang akan saya coba, tapi bisakah Anda menjelaskan putarannya sedikit melayang, saya cukup baru dalam Daerah ini. Apakah ada manfaat lebih lanjut dari menghilangkan satu pengganda kecuali ressources Apakah respon frekuensi, respon impuls dan respon langkah yang sama.3, Jika saya hanya bitshift, saya baik digunakan untuk metode ini Tidak yakin apakah fungsi reinterprate menggunakan lebih sedikit Ressources Tapi terima kasih telah mencatatnya.4, Lingkaran berjangka waktu iterate setiap 425 532 kutu satu kali Jadi dengan frekuensi 94Hz nilai dihitung dengan kode sebagai kode di dalam loop berjangka waktu hanya memerlukan satu iterasi Atau apakah saya salah memahami pertanyaan Anda? . Saya menggunakan spreadsheet untuk disimulasikan, dan mendapatkan respons yang hampir sama dengan 12 99 siklus untuk pergi dari 0 1 sampai 0 9 Spreadsheet membuat alat praktis untuk menguji perhitungan.1 Oke, saya tidak pernah menggunakan SCTL Single-Cycle-Timed-Loop dengan tulisan T yang berhenti, Ini akan memaksa fungsi matematika menjadi lajang. - sepeda, tapi saya tidak yakin apakah itu keuntungan saya hanya ingin memastikan waktu dikonfirmasi, dan ini.2 Drifting round-off mungkin tidak akan muncul kecuali input Anda kecil kurang dari 0 1 Saya melihat Sekarang bahwa Anda memiliki 40 bit 39 kanan desimal untuk umpan balik Yang membutuhkan sedikit FPGA untuk berkembang biak, tapi tidak ada masalah round-off Bagian lain hanya memiliki 18 bit 17 hak desimal, jadi alpha 0 00169 - 000007 Kali masukan 0 1 pasti 0 000169 - 0 000007, atau 7 error Tapi multiply itu juga 40 bit, jadi Anda tidak perlu melihat masalah. Biasanya, outputnya memiliki bit lebih sedikit, dan akan berakhir pada akhir. Bit Tapi karena dalam satu lingkaran mengalikan 1-alfa setiap waktu, putaran-off kadang-kadang terakumulasi setiap loop sampai itu besar enou Gh untuk mempengaruhi hasil add s Ini sulit untuk dijelaskan, tapi aturan umum saya adalah bahwa saya mengharapkan kesalahan sama dengan bit terkecil yang dibagi oleh alpha, dengan menggunakan metode asli, atau sekitar setengahnya adalah metode satu-kalikan. Tanggapannya akan hampir sama, kecuali untuk perbedaan kecil Keuntungan terbesar adalah menghemat ruang FPGA dan waktu kompilasi Dan Anda dapat mengurangi jumlah bit Anda cukup sedikit untuk menghemat lebih banyak.3 Mereka pada dasarnya identik Dan kedua metode bebas di FPGA Bit-bitnya tidak berubah, jadi tidak ada logika yang dibutuhkan, mereka hanya diberi label ulang.4 Saya pikir Anda menjawabnya dengan baik. Umumnya, pada titik ini, saya akan menyesuaikan alfa sampai hasil saya sesuai dengan yang saya inginkan, dan terus maju saya tidak suka memahami Ketidakcocokan, tapi biasanya tidak punya waktu untuk menyelam ke dalamnya. Tapi, untuk kepentingan sains, anggap saja formula Anda mungkin cacat saya pikir Anda mungkin menggunakan formula untuk peluruhan eksponensial kontinu e-t tau, bukan untuk Peluruhan eksponensial diskrit 1-alpha i Ini lebih mudah terlihat Pada ini sebagai fungsi langkah dari 1 sampai 0 Dalam hal ini, yn untuk n 0 adalah yn 1-alpha n Kita dapat menemukan n untuk yn 0 9, seperti n log 1-alpha 0 9 62, dan n untuk yn 0 1, Sebagai 1361, untuk perbedaan 1299. Pengguna CLD sejak rev 8 6. terima kasih atas jawaban Anda yang rinci. Bandingkan masalah dengan waktu naik, saya rasa saya menemukan kesalahannya Mungkin Anda benar formulanya tidak benar, atau apa Lebih mungkin disalahpahami oleh saya dan diatur dalam konteks yang salah. Ketika saya bersepeda pulang dari pekerjaan, saya ingat sebuah fungsi berguna dari filter pemulusan labview Di sini Anda hanya perlu mengatur tau TC dan fs dan menghitung nominator dan penyebut untuk rata-rata pergerakan eksponensial dan Moving average Sebagai nominator adalah alpha saya bisa membandingkan hasilnya dengan rumus yang saya gunakan dan ada perbedaannya Labview menggunakan rumus berikut alpha 1-exp -1 fs TC Dengan rumus ini TC 2s sama dengan alpha 0,0053.And Dengan alpha ini, simulasi saya bekerja Risetime 4.4. Memeriksa Anda Secara umum, pada titik ini, saya akan menyesuaikan alpha sampai r saya Esults cocok dengan apa yang saya inginkan, dan terus maju Saya akan senang melakukan hal yang sama, tapi karena ini adalah tesis master saya, saya harus menyelesaikan hal-hal seperti itu. Sekarang kembali ke masalah pembulatan yang saya mengerti, bahwa nilai kecil adalah masalah yang lebih besar. Seperti filter ini Digunakan di Lock In, nilainya akan BENAR-BENAR kecil Tapi saya sudah mengujinya pada alat pengukur kami dan berhasil, karena itu saya akan menguji versi Anda juga, tapi jika saya tidak mendapatkan masalah, saya rasa saya tetap Itu di 40bits Simulasikan setup berikut menyebabkan kesalahan 2 3 Menggunakan 57 bit mengurangi kesalahan di bawah 1 Saya pikir 40bits harus cukup. Dan mengenai ressources saya tidak khawatir Meskipun menggunakan myrio pada akhirnya saya masih memiliki banyak DSP Slice untuk perkalian dan 10 FlipFlops gratis. Jadi saya kira topik ini dipecahkan Terima kasih atas bantuan dan pemikiran Anda yang menarik. Bersahaja, saya senang bekerja, sekarang. Saya tumbuh di era tanpa irama DSP di FPGAs, dan Jumlah selnya lebih kecil, jadi masih cenderung berpikir dalam istilah itu saya masih lebih suka spen D 25 menit pemrograman untuk mendapatkan waktu kompilasi saya turun, meskipun saya pernah memiliki kasus di mana saya memotong waktu kompilasi dari 90 menit menjadi 45 menit dengan mengoptimalkannya sedikit Dengan server yang kuat untuk kompilasi, itu tidak penting. Salah satu pengoptimalannya adalah dengan Mengurangi jumlah bit di mana saya bisa, terutama untuk multiplies Misalnya, alpha adalah 16 0, dan untuk 0 0053, Anda juga bisa menggunakan bilangan negatif integer 12 -4 Anda mungkin juga bisa menghilangkan banyak bit atas dari masukan Anda 5 menit. Untuk memilih jumlah bit terkecil dapat dengan mudah menghemat 2-10 menit untuk setiap kompilasi. Pengoptimalan kedua saya adalah mengurangi penggandakan, namun dengan potongan DSP, itu tidak penting sehingga saya tidak dapat menemukan dokumentasi yang bagus tentang irisan DSP jika Anda memilikinya. Beberapa, tolong posting link, tapi seperti yang saya mengerti, jika Anda mengalikan jumlah bit yang lebih banyak jumlahnya, dibutuhkan beberapa irisan, dan mungkin waktu untuk menggabungkan hasilnya. Dan satu trik lagi memilih alfa dengan nilai biner sederhana, seperti 1 256 Anda Mengambil sekitar 1 189, dan mengubah fs sampai Anda ge T smoothing yang Anda inginkan Kemudian gunakan konstanta untuk alpha Multiply oleh konstanta 1 256 yang bebas di FPGA itu hanya menggeser bit. Untuk masalah ini, membuat konstanta alfa dapat mengoptimalkan multiplies cukup sedikit Tergantung pada kecerdasan pengoptimal, Itu mungkin mengubahnya menjadi satu set penambah, bukan masukan panel depan yang bagus untuk menyelesaikan sesuatu, namun konstanta mengoptimalkan JAUH dengan lebih baik. CLD User sejak rev 8 6. Jika Anda rata-rata 16 kali lebih banyak sampel daripada 16x, itu harus mencakup 4 bit lagi dalam umpan balik Anda Anda sudah memiliki pleanty, jadi mungkin tidak penting kecuali jika Anda pergi lebih cepat Jika tidak, perbaiki fs Mungkin baik. Jika input memiliki frekuensi rendah kebisingan, lebih dari sampling doesn t membantu menghilangkan itu sama sekali kebisingan frekuensi tinggi, meskipun, tidak mengurangi dengan over-sampling Jika, misalnya, kebisingan di atas 10Hz adalah -5dB yaitu 10 - 5 kali amplitudo sinyal yang Anda suka, dan Anda sampel di 20S s, Anda mungkin akan mengambil-5dB dalam pembacaan awal Anda Jika fc -3dB Anda juga 10Hz, maka Anda akan berakhir dengan sekitar-8dB noise tersisa di Sinyal Anda Jika Anda mengambil 200S s, kelompok rata-rata 10, lalu melewati rata-rata ke filter, Anda tidak dapat membantu kebisingan pada 10Hz Anda mengukur kebisingan 10Hz tanpa efek pengambilan sampel, namun akan mengurangi kebisingan di atas 100Hz sekitar faktor Dekat tapi tidak benar-benar 10. Ada banyak kelas sepanjang semester yang membahas mengapa, bagaimana , Dll Versi pendeknya adalah ini Setiap sampel adalah jumlah sinyal yang Anda inginkan dan noise Jika Anda menambahkan 10 sampel, Anda mendapatkan 10x sinyal yang Anda inginkan, dan jumlah 10 noise Sifat suara menentukan apa yang Anda dapatkan saat Anda Tambahkan 10 sampel kebisingan Gaussian noise menambahkan satu cara seperti jika 83 sampel di bawah X, jumlah tersebut memiliki jumlah 83 di bawah 1 1X, atau semacamnya seperti Linear noise menambahkan cara lain Dan pola berulang menambahkan cara lain Jadi, tanpa mengetahui secara pasti Apa kebisingannya, tidak ada yang bisa menjawab Anda dengan pasti, kecuali beberapa sampel yang rata-rata mungkin membantu, dan hampir tidak ada salahnya. Ada juga masalah aliasing. Jika Anda memiliki interferensi sinus 60Hz, at -3dB, dan Anda sampel di 10 001S s selalu menganggap wont jam tidak sesuai dengan presicely, Anda akan mendapatkan sesuatu seperti 0 006Hz pada -3dB yang ditambahkan ke sinyal Anda, dan filter Anda tidak akan menghapusnya Tapi menabrak sample rate Anda menjadi 100 001S s, akan menempatkan interferensi sekitar 40Hz , Jadi saringan Anda harus menghilangkannya Ng 10 sampel pada suatu waktu adalah jenis kotak filter Jika Anda melihatnya di domain frekuensi, Anda dapat melihat bahwa beberapa frekuensi yang lebih tinggi dapat beralih ke frekuensi rendah dengan cara yang aneh, dan tidak semuanya berkurang. Jika Anda rata-rata 4000 S s , 100 pada satu waktu, Anda akan mendapatkan rata-rata 40 kali per detik Dengan gangguan 60Hz, Anda akan mendapatkan sekitar 1 3 suara sebanyak, bergeser ke 20Hz, yang memenangkan filter t serta 60Hz akan ada. Jadi, akan lebih baik Untuk menggunakan filter EWMA pada tingkat sampel yang lebih tinggi daripada blok input rata-rata, lalu saring dan rata-rata mungkin lebih baik daripada hanya menggunakan sample rate yang lebih lambat. Jika Anda memiliki adaptor input dengan filter elektronik built-in, itu lebih baik. , Dan tidak perlu sampel lebih dari 2X frekuensi saringan. CLD User sejak rev 8 6.An Introduction To Using LabView - Menggunakan Loop Waktu. Pada catatan LabVIEW pertama kami memeriksa beberapa operasi aritmatika sederhana di LabVIEW Dalam catatan ini, kami akan memeriksa bagaimana menulis sebuah program sederhana dengan loop berjangka waktu Setelah semua, Itu tidak cukup hanya untuk melakukan aritmatika Pada kebanyakan aplikasi Anda perlu melakukan perhitungan berulang-ulang Perhitungan berulang-ulang paling baik dilakukan dengan menggunakan loop berjangka waktu. Loop yang diusulkan penting karena Anda sering menghadapi situasi di mana Anda ingin melakukan pengukuran secara berulang pada waktu yang konstan. Selang waktu loop membiarkan Anda mengambil data di mana Anda dapat mengatur waktu di antara pengukuran Sebelum menuju ke loop berjangka waktu, kami akan memandu Anda melewati beberapa loop sederhana, dan kami akan berakhir dengan beberapa loop berjangka waktu yang menghasilkan dan menampilkan sinyal sinusoidal. Dalam catatan ini - seperti Di catatan LabVIEW lainnya, Anda bisa membaca catatannya, tapi Anda akan melakukannya lebih baik jika Anda bekerja sama saat kita mendiskusikan apa yang sedang terjadi. Hal pertama yang akan Anda lakukan adalah membangun Sebuah loop berjangka sederhana Anda perlu melakukan hal berikut. Start LabView Pilih New vi. Kami akan menggunakan beberapa rutinitas yang telah kami tulis sebelumnya Anda harus mengaktifkan jendela Diagram Choose Window-Show Diagram jika diagram tidak aktif dan ditampilkan..Pilih palet Fungsi Palet Fungsi Palet ditunjukkan di bawah ini. Pada palet Fungsi, cari menu Struktur kiri atas dan klik untuk mendapatkan opsi Saat Anda meletakkan kursor di atas menu yang berbeda, jendela pop-up kecil memungkinkan Anda mengetahui apa itu Menu contains. Place Sementara Loop pada Diagram Blok. Ini adalah apa yang Anda dapatkan Buatlah setidaknya ukuran ini. Anda harus memperhatikan sebuah iterasi counter i dan Loop Stop Conditional Terminal Sementara loop dijalankan selama Conditional Terminal benar - Meskipun Anda bisa mengubahnya sendiri. Untuk mengubah terminal kondisional agar terlihat seperti gambar di atas di pojok kanan bawah - jika kebetulan terlihat seperti tanda berhenti kecil - klik mouse sebelah kanan pada ikon dan setel ke Continue if True. We akan Menulis sebuah loop yang dijalankan untuk beberapa kali yang Anda tentukan - akhirnya Tapi untuk saat ini, kita akan menambahkan beberapa hal untuk membuat lari ini Pertama kali mencoba menjalankan vi Anda harus mendapatkan pesan kesalahan bahwa terminal kondisional tidak dihubungkan Itu bukan satu-satunya masalah - tapi ini adalah masalah yang akan Anda perbaiki terlebih dahulu. Untuk memulai, pergi ke Front Panel, dan menambahkan Indikator Numerik dari menu Numerik Bila Anda memiliki indikator numerik pada panel depan, klik kanan Indikator dan pilih Find Terminal Anda akan dibawa ke diagram dan terminal akan menjadi jelas Perhatikan bahwa menambahkan indikator pada panel depan secara otomatis menambahkan terminal untuk indikator ke diagram Ada beberapa komponen yang hanya bisa ditambahkan - atau dihapus - Dari panel depan atau diagram - meskipun mereka harus muncul pada kedua. Move terminal di dalam while loop. Mengubah representasi ke format integer Kontrol harus biru ketika Anda memilikinya benar Biru menunjukkan integer. Sekarang, tambahkan ac Onstant ke Conditional Terminal dengan mengklik kanan pada terminal untuk menambahkan konstanta Buatlah konstanta sama dengan True dengan menggunakan alat tangan. Pada titik ini, diagram blok Anda akan terlihat seperti ini. Sekarang, Anda dapat menjalankan program Semua yang terjadi adalah Bahwa indikator menunjukkan penghitung loop - dan ini akan menunjukkan bahwa setiap lingkaran membutuhkan sedikit waktu. Seperti angka pada indikator yang cepat dikemudikan, tekan tombol Stop terlihat seperti tanda berhenti tepat di bawah menu. Itulah permulaan pertama Anda ke Dunia loop Lingkaran yang Anda tulis seharusnya bisa dijalankan dengan sangat cepat dan seharusnya menunjukkan jumlah yang meningkat pesat pada indikator di panel depan Kita sekarang dapat menambahkan penghitung waktu ke lingkaran untuk mengendalikan seberapa cepat kinerjanya. Selanjutnya, kita akan mengatur Waktu eksekusi loop. Pada menu waktu pilih timer dengan ikon metronom dan letakkan di dalam lingkaran. Klik kanan timer untuk menambahkan konstanta Buat konstanta itu sama dengan 1000 1000 milidetik dengan alat teks. Diagram Anda harus Lihat l Ike ini Kecuali bahwa dalam menghasilkan gambar di bawah ini, kita mungkin telah kehilangan kawat dari konstanta TRUE ke terminal kondisional Kawat itu seharusnya ada. Hal ini tidak ditunjukkan dalam gambar. Pada titik ini Anda memiliki sebuah lingkaran yang berjangka waktu, Dan karena input ke timer adalah 1000 milimeter yang selalu berjalan pada interval 1 detik Ada dua hal yang ingin kita lakukan untuk memperbaiki program ini. Kita ingin bisa mengatur interval waktu dalam hitungan detik. Kita ingin menampilkannya. Waktu yang telah berlalu dalam hitungan detik. Kami akan mengurus kedua masalah tersebut selanjutnya. Untuk mengatur interval waktu, Anda perlu menambahkan kontrol numerik pada panel depan. Lakukan sekarang CATATAN Anda harus menggunakan kontrol yang memungkinkan masukan floating point jika Anda menginginkannya. Untuk waktu loop pada interval seperti 1 5 detik Tambahkan kontrol itu sekarang. Setelah menambahkan kontrol, klik mouse kanan pada kontrol dan cari terminal untuk kontrol numerik yang baru saja Anda tambahkan. Kemudian Anda perlu memasang kontrol sehingga bisa mengendalikannya. Masukan ke blok timer diatas Kami hanya menggunakan konstanta 1000 untuk mendapatkan satu detik Jika Anda memasukkan interval waktu dalam hitungan detik, Anda perlu mengalikan interval waktu yang pengguna masukan dengan faktor 1000 untuk mendapatkan interval timer dalam milidetik, jadi Anda memerlukan sebuah Pengganda dan masukan konstan ke satu sisi pengganda sama dengan 1000. Sekarang, diagram blok Anda seharusnya terlihat seperti ini. Sekarang, jalankan program Anda Tentu saja, satu-satunya program yang Anda lakukan adalah memberi tahu Anda berapa lama telah berjalan. Ini sangat tidak berguna kecuali jika Anda menggunakannya sebagai pewaktu telur. P1 Ubah program di atas sehingga Anda dapat menghentikan program menggunakan kontrol ON-OFF Berikut petunjuknya Coba ganti konstanta yang dihubungkan ke terminal kondisional dengan kontrol Kanan - Klik set konstan untuk TRUE dalam diagram blok di atas dan ubah ke kontrol Kemudian temukan kontrol di panel depan Satu program terakhir - cukup akhiri ini dengan menghasilkan sesuatu yang mendekati manfaat. Pelajaran berikutnya dalam rangkaian ini akan mengambil Kamu ke dunia Dari pengukuran GPIB IEEE-488, dan saat Anda memasukkannya dalam satu lingkaran, berarti Anda memiliki beberapa hal menarik yang dapat Anda lakukan Bagaimanapun, program terakhir ini akan menghitung gelombang sinus dan menampilkannya di layar Berikut adalah diagram bloknya. Anda harus Perhatikan hal berikut dalam diagram blok ini. Pada vi sebelumnya kita menghitung waktu yang telah berlalu dan menampilkannya di panel depan Disini kita mengambil waktu itu dan memperbanyaknya dengan faktor 2 p f. Faktor 2 p adalah konstanta yang dibangun ke dalam LabVIEW Anda dapat menemukannya di panel operasi numerik, dan Anda harus memeriksa semua konstanta lainnya yang ada. Hasil perkalian adalah masukan pada fungsi sinus Anda dapat menemukan fungsi itu pada palet numerik fungsi di sub - seluruh fungsi trigonometri Lihatlah apa lagi yang ada di sana. Akhirnya, output dari fungsi sinus ditampilkan pada indikator Meter Indikator itu memiliki panel depan, dan Anda harus menambahkannya dari panel depan. Sebenarnya, bagian depan Panel terlihat seperti ini Ketika Anda selesai. P2 Ubah program di atas sehingga Anda bisa memasukkan amplitudo gelombang sinus Dan begitulah untuk pelajaran ini. Pada pelajaran berikutnya, kita akan mengenal Anda dengan beberapa pengukuran GPIB IEEE-488 sederhana, dan setelah itu Kita akan melakukan pengukuran di dalam satu lingkaran.